当前位置 >>

研究成果

2013年度实验室获奖成果

撰稿：摄影：发布时间：2014年01月13日

1）项目名称：曙光高效能计算机系统关键技术及应用

主要完成人员：孙凝晖等
主要完成单位：中国科学院计算技术研究所等
获奖情况：2013年度国家技术进步奖二等奖
项目简介：
高性能计算机是推动科技创新、经济发展，保障国防安全的重要工具，一直是世界各国竞相争夺的科技战略制高点。高性能计算机的进一步发展受到超大规模并行、功耗和可靠性等问题的严重制约，迫切需要研制高效能（High Productivity）超级计算机。

在国家863计划支持下，中国科学院计算技术研究所等单位开展了高效能计算机关键技术的研究工作，并成功应用于曙光5000A百万亿次和曙光6000（星云）千万亿次高效能计算机系统。曙光5000A在2008年11月发布的Top500排行榜上是除美国以外当时世界上最快的计算机,并以180.6TFlops的Linpack值名列第十；曙光6000（星云）在2010年6月发布的Top500排行榜上峰值速度名列第一，并以1.27PFlops的Linpack值排名第二。

曙光高效能计算机系统的关键技术主要包括：
1.提出了一种超并行系统结构（Hyper Parallel Processing, HPP）的高性能计算机设计方法，突破了异构计算、超高密度刀片式节点和水冷风冷混合式冷却等超大规模并行系统关键技术，有效解决了以低成本、低功耗、低占地方式实现百万亿次、千万亿次计算的高可扩展并行性的难题，在6年内（2004-2010年）将性能提高了160倍。
2.提出了基于面向异构的非对称多核心单一系统映像技术和多层次系统级鲁棒性的机群系统软件栈设计方法，实现了支持异构资源统一管理和PB级存储的大规模机群系统软件。曙光5000A和曙光6000（星云）分别在上海超算中心、国家超算深圳中心投入运营以来，全机可用率分别为99.98%和99.96%。
3.提出了基于数据渗透技术的延迟容忍模型的并行算法设计与优化方法，缓解了千万亿次异构多核系统上的延迟瓶颈问题，实现了一系列高性能算法的核心程序。求解大规模线性方程组的核心算法比当时国际最高性能提高了2倍多，多尺度有限元应用扩展到200,000核。
相关研究获发明专利37件，软件著作权3项，形成国家标准草案4项，发表论文164篇。上述关键技术通过曙光公司进行产业化，已开发出TC2600、TC3600系列刀片服务器、个人高性能计算机、GridView机群管理软件、ParaStor存储系统、CloudView云计算管理软件、水冷机柜等产品。2009至2012年，曙光高效能计算机累计销售额超过24.46亿元，连续4年在中国TOP100中占据市场份额第一。

曙光高效能计算机系统关键技术研究显著提升了我国高性能计算机的系统研制、应用推广和产业化的整体水平，使中国在机群技术上处于国际领先地位。服务了国家网络安全、生命科学、石油勘探、清洁核能、航空航天、电力系统、云计算、电子政务等重大需求，证明了“算得快、应用广、易产业化”并举是一条适合中国高性能计算机产业的可持续发展道路，能够支撑国家战略应用并实现规模产业化。

2）项目名称：高性能众核结构设计及验证技术
主要完成人员：范东睿等
主要完成单位：中国科学院计算技术研究所等
获奖情况：2013年度北京市科学技术奖二等奖
项目简介：
高性能CPU 芯片设计和制造是信息产业的核心技术之一，为提高我国自主知识产权高性能多核/众核CPU 的设计能力，在国家973 计划、国家自然科学基金项目、北京市自然科学基金项目的支持下，中科院计算所处理器结构研究团队开展了面向高性能众核结构设计及验证关键技术的研究，完成了国内第一款自主研发的的众核处理器Godson-T的设计流片工作，并基于该众核芯片形成了高效的科学计算平台。为了充分发挥众核芯片的性能，本项目还开发了配套的软件系统，用于完成编译、加载、监控、调试、运行时管理等功能，形成了一套完整的众核设计工具集，目前，这套工具集已经在多家科研单位、高校、公司等安装使用。

针对众核设计中的存储墙、功耗墙和编程墙等问题，Godson-T提出了一系列创新性的解决策略，包括：（1）提出了一种针对片上众核结构共享末级缓存的改进的LFU 替换算法，缓解了末级片内缓存存在的抖动现象。相对于传统的LFU 替换算法，该方法可以掌握更多的全局访存信息，以便正确区分经常使用数据和不经常使用的数据，并将针对不经常使用数据的访存请求进行旁路，从而提高程序执行性能。（2）提出了一种针对众核体系结构的硬件同步机制，解决了在大规模并行处理器中，大量并发线程之间如何快速完成同步的难题。通过片上的硬件同步管理单元来处理核间同步请求，减少了同步操作所需的时间，并且避免了软件同步方式下自旋操作引起的额外网络负载，提高了片上网络带宽的利用效率和整体性能。（3）提出了一种基于FPGA 的分时复用验证方法，使得利用小规模低成本FPGA 原型系统仿真大规模众核处理器成为可能。通过在FPGA 中综合时仅产生一个节点或部分结点的硬件电路，其它的结点在其上进行迭代验证，这样以较小的时间开销为代价，减小了设计中的重复逻辑对FPGA 片内资源的消耗，使得FGPA 片内资源的使用更加平衡，增强了小容量FPGA 原型系统仿真验证大规模众核处理器的能力。
本项目共获得发明专利12 项，发表学术论文69 篇。项目成果自2009 年投入使用以来，已在华为技术有限公司、北京迈瑞星通科技有限公司、北京国瑞中数科技股份有限公司、北京神州龙芯集成电路设计有限公司等单位得到了成功应用，取得了显著的经济和社会效益。

附件下载：